处理器相关文集
- 数字芯片是怎样设计出来的?
- 为什么单颗裸芯被称为die?
- 一文读懂APU/BPU/CPU/DPU/EPU/FPU/GPU等处理器
- 学习笔记丨《图解系统》
- 多核 CPU 和多个 CPU 有何区别?
- CPU、GPU、FPGA、ASIC芯片的对比
- AI实验室:CPU、GPU、TPU 和 NPU的发展历程和区别(其中有对“脉动”的介绍:“脉动阵列,有时候也叫做脉动架构, 英文名 Systolic Array”)
- DSA AI芯片,相对于GPGPU,究竟有多大的能效优势?主要是从哪些方面提高了能效?
- 探索高通骁龙处理器中的Hexagon NPU架构
- NPU开发指南-加速器架构的设计空间探索
- 初创芯片企业篇:Tenstorrent的产品与技术
- 深度解读苹果M1芯片
- Apple M1 Max功耗分析与探讨
- 将Linux移植到M1 Mac真的太难了
- Open-source, multi-ISA binary-translation.
- 一篇详解ARM Cortex-A9处理器相关介绍
- X86,你了解多少?
- 深入理解MCU启动原理
- 一则轶事:对更快的系统调用陷阱的追求
- Google深度揭秘TPU:一文看懂原理,以及为何碾压GPU
- 性能之殇:从冯·诺依曼瓶颈谈起
- 面试官问:高并发下,你都怎么选择最优的线程数?
- Memory Footprints
- 彻底搞懂 IO 底层原理
- CPU 伪共享是如何发生的?又该如何避免?
- CPU怎么保证内存访问冲突?一致性?
- 访问任意数组元素的性能相同?抛开Cache谈性能就是耍流氓
- 阿里P8说要搞懂volatile 关键字,就靠这 26 张图
- linux下C++多线程并发之原子操作与无锁编程
- 如何利用CAS技术实现无锁队列
- 并发原理系列二:浅论Lock 与X86 Cache 一致性
- 解密Linux内核神器:内存屏障的秘密功效与应用方法
- cache coherence和memory consistency
- 计算机的Cache和Memory访问时Write-back,Write-through及write allocate的区别
- Understanding write-through, write-around and write-back caching (with Python)
- 深入理解cache对写好代码至关重要
- cache中的invalidate和clean
- Cache替换策略之tree-PLRU
- TLB: Translation-lookaside buffer
- 内存是怎么映射到物理地址空间的?内存是连续分布的吗?
- malloc 背后的虚拟内存 和 malloc实现原理
- ARMv8 内存系统学习笔记
- AMD/Intel/Nvidia加速推进Resizable BAR落地 游戏性能提升5-10%
- 圖解RAM結構與原理,系統記憶體的Channel、Chip與Bank
- Content-addressable memory (CAM)
- 1.3:从芯片说起~自己动手做RAM
- 1.4:从芯片说起~自己动手做ALU
- 1.5:从芯片说起~自己设计指令
- 1.6:从芯片说起~完成你的第一个芯片
- Algorithms for Modern Hardware
- 现代存储非常快,但是API很糟糕
- 剖析内存中的程序之秘
- NVMe探索
- DirectStorage is coming to PC
- 极致优化 SSD 并行读调度
- Microsoft NUMA Support
- AMD Rome – is it for real? Architecture and initial HPC performance
- 线程模型Reactor/Proactor的区别
- GPFS并行文件系统原理解析
- 最全总结!嵌入式系统知识和接口技术
- 嵌入式开发中那些需要了解的硬件
- Arm Cortex-M低功耗模式基础
- 干货分享之ESXi CPU调度机制和原理
- CPU硬件辅助虚拟化技术
- QEMU KVM学习笔记
- 英特尔漏洞门原理解析,保护模式是如何失效的?
- 走进栈溢出
- 初探ROP
- 再探ROP(上)
- 初探利用angr进行漏洞挖掘(上)
- 成功率95%以上,Arm TIKTAG推测执行攻击曝光:影响Linux/Chrome
- 一个基于汇编的中心重定向框架
- 干货!嵌入式系统“四个地址”,划重点!
- 掌握SPI和I2C总线协议心得,调试起来果然方便多了......
- 一文读懂STM32芯片总线系统结构
- AMBA_AXI总线详解
- 一文读懂GPU 通信之PCIe
- GPMC并口如何实现“小数据-低时延,大数据-高带宽”
- 正确理解 Thunderbolt 3 带宽与协议拓扑
- Multiplexer (MUX)
- MUX多路选择器(Multiplexer)
- 多路分配器(解复用器)Demultiplexer 的类型分析
- 锁存器Latch和触发器Flip-flop的区别
- 基于忆阻器的存算一体单芯片算力可能高达1POPs
- 寄存器 SRAM DRAM存储单元区别
- 寄存器,SRAM, DRAM, 熔丝OTP,EPROM,EEPROM简介
- 浅析FPGA中的RAM、ROM、CAM、SRAM、DRAM、FLASH
- 一文读懂DDR内存基础知识
- GDDR7大战:谁将成为下一代显卡霸主?
- Xilinx BRAM IP介绍
- DRAMsim3(本仓库的 docs 目录中有附带的相关文档)
- 3D动画揭秘CPU是如何工作的
- 3D动画揭秘电脑内存的详细工作原理
- 三维动画讲解,芯片是如何制造的,几百亿个晶体管是怎么安装的
- 从一辆小车开始你的机器人爱好之旅(上)
- ESP32 Xtensa(HIFI4/HIFI5) 处理器架构总结
- Intel微处理器Uncore架构简介
- 英特尔®以太网控制器E810介绍:面向5G核心网络
- TLS 加速技术:Intel QuickAssist Technology(QAT)解决方案
- 光学卷积处理芯片---自动驾驶高性能运算平台的福音?
- PCB 盘中孔是什么?PCB盘中孔工艺流程总结,图文结合,轻松搞定
- 花30元,做了个可编程电流表,精度高,功能全!解析一下电路原理
- 漫画版电路,电路板都生动了起来
- 20种运放典型电路大全,总有一个用得上!
- 20个电路能懂5个以上,足以证明你在电子行业混过!
- 边沿检测电路分析
- 电路中的GND,它的本质是什么?
- SystemC Tutorial
- 基于IP核的FPGA设计方法是什么?
- 用Verilog实现流水移位寄存器,请尽量不要使用“阻塞赋值”
- Verilog学习笔记HDLBits——Multiplexers
- FPGA学习-边沿检测技术,通过边沿采样技术实现上升沿捕获
- 扇出型封装结构可靠性试验方法及验证
- 芯片验证需要围绕DUT做什么?
- FPGA开发设计中常用XILINX IP CORE的使用与仿真
- 模拟IC设计原理图:逻辑电路是如何通过MOS管实现的
- RISC-V并不完美?
- 浅谈RISC-V指令集的基本指令格式和立即数操作
- 浅谈RISC-V指令集(二)- 整数计算指令
- RISC-V中的条件分支指令详解
- RISC-V Assembly Programmer's Manual(GOT: Global Offset Table)
- 我们一起学RISC-V
- 我们一起学RISC-V——01-了解处理器和寄存器
- 我们一起学RISC-V——02-深入了解机器模式下的CSR
- 我们一起学RISC-V——03-特权指令,Reset和NMI
- RISC-V Open Source Supervisor Binary Interface (OpenSBI)
- ARMv8 - ARM
- arm/armv8.1
- Memory tagging extension (MTE, MemTag, ARMv8.5-MemTag)
- Bringing Armv8.2 Instructions to Android Runtime
- ARM ISA Intrinsics
- Introduction to SVE
- Introducing the Scalable Matrix Extension for the Armv9-A Architecture
- 干货:ARM架构代码移植实战分享 请使用
crc32cb
、crc32ch
、crc32cw
、crc32cx
取代x86的 CRC32 系列汇编指令,替换方法如表所示,并在编译时添加编译参数-mcpu=generic+crc
- Emulating x86 AES Intrinsics on ARMv8-A
- ARM MTE简介(Memory Tagging Extension)
- ARM’s Scalable Vector Extensions: A Critical Look at SVE2 For Integer Workloads
- Query SVE Vector Length: From Arm NEON to SVE
- A good implementation for instruction Cache flush operation from Dolphin, contributed by the Mono project. See
FlushIcache
andFlushIcacheSection
in Arm64Emitter.cpp
- What is Intel Thread Director?
- Code Sample: Intel® Deep Learning Boost New Deep Learning Instruction bfloat16 - Intrinsic Functions
- Tuning Guide for Deep Learning with Intel® AVX512 and Intel® Deep Learning Boost on 3rd Generation Intel® Xeon® Scalable Processors
- Intel® 64 and IA-32 Architectures Software Developer Manuals
- Intel® Threading Building Blocks Developer Guide
- Intel® oneAPI Toolkits
- AMD Developer Guides, Manuals & ISA Documents
- Intel BMI1
- MIPS Open™ Architecture
- Arm CPU Architecture
- RISC-V Specifications
- Qualcomm® Kryo™ CPU
- Qualcomm® Hexagon™ DSP
- Broadcom BCM7218X
- Broadcom BCM49428
- arm KEIL 8051 Instruction Set Manual
- C8051F Series
- HiFi 2 Audio Engine Instruction Set Architecture Reference Manua
- Cadence HiFi 3 DSP User Manual Page