主要学习使用PS和PL的交互方式，对于每一种交互方式，都会提供一个单独的例子.
- ALINX7020开发板(XC7Z020-2CLG400I)
- vivado2017.4
- 保留uart1外设
- 设置DDR型号
- 取消默认输出的时钟
FCLK_CLK0和复位FCLK_RESET0_N - 取消默认的
M_AXI_GP0端口
使用gitignore忽略了绝大部分可以重新生成的文件，所以再使用demo时必须先生成这些文件。
- 根据bd文件，重新生成zynq cpu相关的文件(直接编译，会自动生成相关文件)
- Export Hardware产生hdf文件
- Launch SDK
- 新建一个工程，将
zynq_code放进去
修改zynq系统时可能会导致wrapper文件变化，所以不建议使用自动生成的wrapper文件作为顶层。
module top
(
// user port
// user port
inout [14:0] DDR_addr,
inout [2:0] DDR_ba,
inout DDR_cas_n,
inout DDR_ck_n,
inout DDR_ck_p,
inout DDR_cke,
inout DDR_cs_n,
inout [3:0] DDR_dm,
inout [31:0] DDR_dq,
inout [3:0] DDR_dqs_n,
inout [3:0] DDR_dqs_p,
inout DDR_odt,
inout DDR_ras_n,
inout DDR_reset_n,
inout DDR_we_n,
inout FIXED_IO_ddr_vrn,
inout FIXED_IO_ddr_vrp, // 接口电平参考引脚
inout [53:0] FIXED_IO_mio,
inout FIXED_IO_ps_clk,
inout FIXED_IO_ps_porb,
inout FIXED_IO_ps_srstb
);
// user code
// user code
/*
* zynq arm系统例化, 可以从wrapper文件里直接copy
*/
cpu cpu_i
(.AXI_STR_RXD_0_tdata(AXI_STR_RXD_0_tdata),
.AXI_STR_RXD_0_tlast(AXI_STR_RXD_0_tlast),
.AXI_STR_RXD_0_tready(AXI_STR_RXD_0_tready),
.AXI_STR_RXD_0_tvalid(AXI_STR_RXD_0_tvalid),
.AXI_STR_TXD_0_tdata(AXI_STR_TXD_0_tdata),
.AXI_STR_TXD_0_tlast(AXI_STR_TXD_0_tlast),
.AXI_STR_TXD_0_tready(AXI_STR_TXD_0_tready),
.AXI_STR_TXD_0_tvalid(AXI_STR_TXD_0_tvalid),
.DDR_addr(DDR_addr),
.DDR_ba(DDR_ba),
.DDR_cas_n(DDR_cas_n),
.DDR_ck_n(DDR_ck_n),
.DDR_ck_p(DDR_ck_p),
.DDR_cke(DDR_cke),
.DDR_cs_n(DDR_cs_n),
.DDR_dm(DDR_dm),
.DDR_dq(DDR_dq),
.DDR_dqs_n(DDR_dqs_n),
.DDR_dqs_p(DDR_dqs_p),
.DDR_odt(DDR_odt),
.DDR_ras_n(DDR_ras_n),
.DDR_reset_n(DDR_reset_n),
.DDR_we_n(DDR_we_n),
.FCLK_CLK0_0(FCLK_CLK0_0),
.FIXED_IO_ddr_vrn(FIXED_IO_ddr_vrn),
.FIXED_IO_ddr_vrp(FIXED_IO_ddr_vrp),
.FIXED_IO_mio(FIXED_IO_mio),
.FIXED_IO_ps_clk(FIXED_IO_ps_clk),
.FIXED_IO_ps_porb(FIXED_IO_ps_porb),
.FIXED_IO_ps_srstb(FIXED_IO_ps_srstb));
endmodule
| 个数 | 分布 | 控制 | |
|---|---|---|---|
| MIO | 54 | BANK0, 1 | PS直接控制 |
| EMIO | 64 | BANK2, 3 | 需要PL配置引脚 |
| GPIO | AXI-GPIO |
| FIFO类型 | 读接口 | 写接口 |
|---|---|---|
| AXI Data FIFO | AXI4-full | AXI4-full |
| AXI-Stream FIFO | PS axi4-lite | PL axi-stream |
| AXI4-Stream Data FIFO | axi-stream | axi-stream |
通过AXI-Stream FIFO完成PS和PL部分的数据交互
- FCLK_CLK0使用100MHz时，有警告。50MHz，125MHz没有发现警告
AXI Direct Memory Access重要端口说明:
- S_AXI_LITE: 配置DMA工作模式
- M_AXI_MM2S：DDR到DMA数据接口
- M_AXI_S2MM：DMA数据到DDR接口
- S_AXIS_S2MM: 接收的DMA数据输出端口
- M_AXIS_MM2S: 想通过DMA输出的数据写入端口
通过对AXI HP接口的操作来实现
原理：PL实现AXI4接口，通过S AXI HP接口读取ps侧DDR3数据.
例程功能：PL，PS向指定地址写数据，对方来读
AXI-DMA：实现从PS内存到PL高速传输高速通道AXI-HP<---->AXI-Stream的转换
AXI-Datamover：实现从PS内存到PL高速传输高速通道AXI-HP<---->AXI-Stream的转换，只不过这次是完全由PL控制的，PS是完全被动的。
AXI-VDMA：实现从PS内存到PL高速传输高速通道AXI-HP<---->AXI-Stream的转换，只不过是专门针对视频、图像等二维数据的。
AXI-CDMA IP: 这个是由PL完成的将数据从内存的一个位置搬移到另一个位置，无需CPU来插手。这个和我们这里用的Stream没有关系
一般应用场景在于PS对某些寄存器的配置，传输少量的数据信息。
- 如何使用SDK 中的 Console 窗口显示串口发送的信息?
STDIO Connection中选择PS配置串口连接到的PC串口。
串口必须连上，只是不需要另外开一个串口调试助手
-
"Error while running ps7_init method"
A: sdk调试 -
AXI interface port /AXI_RD is not associated to any clock port. It may not work correctly. Please update ASSOCIATED_BUSIF parameter of a clock port to include this interface port
A: 修改FCLK_CLK0为其他时钟，目前100MHz时出现过这个警告
React
Typescript
Django
Laravel
Facebook
Microsoft
Google
Alibaba
D3
Tencent