Este repositório contém os códigos em systemverilog apresentados em sala de aula pelo Professor Otávio Alcântara, professor da disciplina Circuitos Digitais, do curso de Bacharelado em Ciência da Computação do Instituto Federal de Educação, Ciência e Tecnologia do Ceará (IFCE) de Maracanaú, durante o semestre 2023.2.

SystemVerilog é uma linguagem de descrição de hardware (HDL - Hardware Description Language) que estende o Verilog, originalmente utilizado para projetar e simular circuitos digitais. Desenvolvido inicialmente pela Accellera Systems Initiative, o SystemVerilog foi padronizado pela IEEE como IEEE 1800.

Clone o repositório na sua máquina. Certifique-se de ter um ambiente de simulação compatível com SystemVerilog para executar os códigos.

Os códigos contidos neste repositório foram apresentados em sala de aula pelo Professor Otávio Alcântara.