Este projeto é um simulador do algoritmo de Tomasulo, um algoritmo de hardware para agendamento dinâmico de instruções. Ele visa resolver perigos de dados e melhorar o paralelismo a nível de instrução em pipelines de CPU. Este simulador permite aos usuários entender e visualizar a execução de instruções usando a abordagem de Tomasulo.

• Execução de Instruções: Suporta operações aritméticas básicas (ADD, SUB, MUL).
• Buffer de Reordenação: Gerencia a ordem de comprometimento das instruções.
• Estações de Reserva: Gerencia a reserva e o agendamento de instruções.
• Indicadores de Status: Exibe o status dos buffers, registradores e estações de reserva.

Contribuições são bem-vindas! Por favor, faça um fork do repositório e envie uma solicitação de pull para quaisquer melhorias ou correções de bugs.

Este projeto está licenciado sob a Licença MIT. Veja o arquivo LICENSE para detalhes.